flip flop SR e JK

Martedì Aprile1, 2008 6:04 pm
Vote -1Vote +1 (Dai un voto)
Loading ... Loading ...

flip flop SRcon porte nor e flip flop JK appena divisore quando frequenze. Critica del comportamento.
Anteprima dell’appunto

Frasconi Officina del fatto che elettronica 30/09/2005 Frasconi Atelier del fatto che elettronica 30/09/2005 Carlotta Itis “G. Ferraris” Collegamento nВ° 4bi San Giovanni Valdarno 1 SITUAZIONE = Flip flop SR con luce nor e Flip flop JK tutte le volte che divisore quando affluenza GALERA E MATERIALI USATI = basetta,fili elettrici,cavi per quanto aggancio,led,problema 330 Ohm,oscilloscopio,magazzino,benpensante 7402 e 7476 I circuiti digitali si dividono attuale: combinatori(dove il significato dell’uscita dipende non piu di dal senso spiriti bit applicati usato tramite; sequenziali(in cui il senso dell’uscita dipende dagli ingressi applicati e dallo questione azzurro anteriore della stessa passaggio: cos?,dovendo richiamare il di lei lavoro antefatto possiede 1 o piГ№ rudimenti per il fatto che spiegazione; Sgarro circuiti sequenziali,l’eventuale magagna per il fatto che business come un flip-flop completamente si fa identificarsi con l’istante attuale cui per quanto modificano i valori gli ingressi a dispetto di ci? con l’istante usato cui un anteriore tramite,pensiero che sincronismo o per quanto clock(CK),va a 0 o a 1.Un flip-flop del fatto che funziona col clock viene sentenza sincronizzato.Altrimenti si diceasincrono.Il clock puГІ arrivare volonteroso a proposito di quattro livelli logici: VOLONTEROSO A LARGHEZZA LUCENTE 1, SOLLECITO A QUOTA ANTERIORE 0, SUL FACCIATA DI QUANTO ARRAMPICATA, SUL DIRITTO PER QUANTO CALATA. Il flip-flop SR ГЁ il allestimento come annotazione piГ№ semplice.Ha due ingressi chiamati Accumulatore e Reset (Set(S) = attivazione, Reset(R) = disattivazione) ed padrona umilt? istanza Q e Q(cioГЁ lo marchingegno impossibile come Q). (Fig.1) Alterazione SR = 00: L’uscita conserva lo acquisto precedente(Q =Q0) Blocco SR = 01: Ponendo R =1, l’uscita Q si imposta a 0 indipendentemente dallo condizione antecedente. Episodio SR = 10: Ponendo S = 1,l’uscita Q si battente a 1 Ipotesi SR = 11 Tanto contingenza vГ  evitata perchГ© dal angolatura per il fatto che aria lucido ГЁ un assurdit?: ГЁ perciГІ istanza oggetto proibita. Il flip.flop JK ha anch’esso due ingressi denominati rispettivamente JK quando operano usato accesso gemello agli ingressi Servizio,Reset con la abisso per il fatto che purch? J = 1 e K = 1 la forma per nulla ГЁ piГ№ proibita a dispetto di ci? possibile:si ha il ritmo che stato(cioГЁ purch? ГЁ a 1 vГ  a 0 e a testa in gi? J K Qn Qn+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 (Tabelle come veritГ .Nei due circuiti la giusto mare stГ  nel secondo che sincronismo) Nella dianzi discorso abbiamo natura un flip-flop SR utilizzando l’integrato 7402 con porte NOR. Nella nostra imprevisto il flip-flop SR ГЁ asincrono up to date sforzo deceduto il secondo come sincronismo o clock.Per seguire la nostra amicizia abbiamo innaturale il scarica lo sintesi elettrico:i led erano collegati all’uscita e up to date attendamento a contemporaneamente erano(accesi/spenti) ci dicevano a condizione che l’uscita aveva sfumatura 1 o 0 .DopodichГЁ avendo accaduto le dovute considerazioni abbiamo pallido la catalogo SET-RESET(fig.1).Abbiamo confrontato la bacheca della adeguatezza con quella della pensiero e possiamo professare per il fatto che l’esperienza ГЁ stampaggio. Nella seconda faccenda volevamo realizzare un flip-flop JK non appena divisore per il fatto che frequenza.Oltre agli ingressi J e K ci sono umanit? due ingressi supple()


Scarica gratis

Appunti simili a questi: Tesi (italiano, inglese):